№ 28556468 обновлено 2 декабря

Verilog HDL / VHDL Engineer

по договоренности
Киев
полный рабочий день на территории работодателя
опыт работы от 3 до 6 лет, высшее образование, английский технический
Должностные обязанности:
Software development
Требования:
REQUIREMENTS:
- Verilog HDL / VHDL development experience at least 3 years;
- Experience in C language development;
- University degree in technical sciences;
- Technical English (higher level is advantage).
Мы предлагаем:
COMPANY OFFERS:
- High salary, additional bonuses;
- Financial support for non-resident candidates;
- Official employment or private entrepreneurship;
- Medical insurance;
- Paid vacation and sick leave;
- Free lunches;
- Free English courses;
- Career and professional development;
- Gym / pool / health treatments;
- Convenient office location;
- Good working place with the most up-to-date equipment.
Контактная информация доступна после размещения резюме
+380 67
+380 44